## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-189418

(43) Date of publication of application: 10.07.2001

(51)Int.Cl.

H01L 25/16 G06E 1/00 H01L 33/00 H01S 5/40

(21)Application number: 11-372574

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

28.12.1999

(72)Inventor: KAWAI HIDEO


**AZUMA KAZUJI** 

## (54) OPTICAL INFORMATION PROCESSING DEVICE

## (57) Abstract:

PROBLEM TO BE SOLVED: To provide a mall and integrated optical information processing device of multiple arrays, high density, and multiple pixels which is used for optical computing and optical image processing, etc.

SOLUTION: A light-emitting element array 11, where a light-emitting element 6 is inserted in a light-emitting element through hole provided on a silicon substrate, a semiconductor calculation circuit chip 17, and a glass substrate 16 comprising a diffraction-type optical element, are provided. Thus, a small and high-density optical information processing device with multiple arrays is provided.



## LEGAL STATUS

[Date of request for examination]

05.03.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]
[Date of registration]

3652945

04.03.2005

[Number of appeal against examiner's decision of

rejection

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-189418 (P2001-189418A)

(43)公開日 平成13年7月10日(2001.7.10)

(51) Int.Cl. <sup>7</sup>		識別記号	FΙ		テーマコート*(参考)	
H01L	25/16		H01L	25/16	Α	5 F 0 4 1
G06E	1/00		G 0 6 E	1/00		5 F O 7 3
H01L	33/00		H01L	33/00	L	
H01S	5/40		H01S	5/40		

審査請求 未請求 請求項の数13 OL (全 6 頁)

(21)出顯番号

特顏平11-372574

(22)出願日

平成11年12月28日(1999.12.28)

(出願人による申告) 国等の委託研究の成果に係る特許 出願(平成11年度通商産業省軽水炉改良技術確証試験等 (発電設備診断システムの開発(学習・適応型情報処理 による診断システムの開発) 委託研究、産業活力再生特 別措置法第30条の適用を受けるもの) (71)出願人 000005821

松下電器產業株式会社

大阪府門真市大字門真1006番地

(72)発明者 川合 英雄

神奈川県川崎市多摩区東三田3丁目10番1

号 松下技研株式会社内

(72) 発明者 東 和司

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 100082692

弁理士 蔵合 正博


最終頁に続く

## (54) 【発明の名称】 光情報処理装置

## (57)【要約】

【課題】 光コンピューティング、光画像処理等に利用される光情報処理装置で、多数アレイの高密度でピクセル数の多い小型一体化した光情報処理装置を供給する。

【解決手段】 光情報処理装置を、シリコン基板に設けた発光素子用貫通穴に発光素子6を挿入して形成した発光素子アレイ11と、半導体演算回路チップ17と、回析型光学素子を備えた回折型光学素子付ガラス基板16とからなる構成とする。これにより、多数アレイの高密度で小型の光情報処理装置を実現する。



1

## 【特許請求の範囲】

【請求項1】 半導体演算回路チップと、貫通穴を有す る基板から構成されるとともに前記貫通穴に発光素子を 埋め込んで成り、前記半導体演算回路上に一体化された 発光素子アレイとを備えた光情報処理装置。

【請求項2】 半導体演算回路チップと、貫通穴を有す る基板から構成されるとともに前記貫通穴に発光素子を 埋め込んで成り、前記半導体演算回路上に一体化された 発光素子アレイと、この発光素子アレイ上に一体化され た回折型光学素子とを備えた光情報処理装置。

半導体演算回路チップ上に受光素子を形 【請求項3】 成した請求項1または請求項2記載の光情報処理装置。

基板に受光素子光路用の貫通穴を備えた 【請求項4】 請求項3記載の光情報処理装置。

半導体発光ダイオードを発光素子とする 【請求項5】 請求項1乃至4のいずれかに記載の光情報処理装置。

【請求項6】 半導体レーザを発光素子とする請求項1 乃至4のいずれかに記載の光情報処理装置。

【請求項7】 基板がシリコンである請求項1乃至6の いずれかに記載の光情報処理装置。

【請求項8】 基板の貫通穴の側面を含む表面に絶縁膜 を形成した請求項7記載の光情報処理装置。

【請求項9】 基板がプラスチック、セラミック、ガラ ス、半導体、金属、又はグラファイトである請求項1乃 至6のいずれかに記載の光情報処理装置。

【請求項10】 基板の貫通穴の側面を含む表面に絶縁 膜を形成した請求項9記載の光情報処理装置。

【請求項11】 シリコン熱酸化膜を絶縁膜とする請求 項8記載の光情報処理装置。

【請求項12】 二酸化シリコン膜を絶縁膜とする請求 項8又は10記載の光情報処理装置。

【請求項13】 窒化シリコン膜を絶縁膜とする請求項 8又は10記載の光情報処理装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は光コンピューティン グ、光画像処理等に用いる光情報処理装置に関するもの である。

[0002]

ンディングして発光素子アレイを形成し、一体化した光 情報処理装置の例としては、例えば出願番号H10-113148 号の発明がある。その構成を図6に示す。図6において 符号63は半導体発光ダイオード、符号14は回折型コ リメータレンズ、符号15は回折型集光レンズ、符号1 6は回折型光学素子付ガラス基板、符号17は半導体演 算回路チップ、符号18は発光素子駆動用電極、符号1 9は受光素子、符号64は金パンプ、符号23は入力信 号光、符号24は出力信号光、符号61柱状ガラス、符 号62は遮光用樹脂である。

【0003】以上のように構成された従来の光情報処理 装置について、以下にその動作について複数アレイの中 の1ピクセルの動作を説明する。まず、入力信号光23 は回折型光学素子付ガラス基板16に備えた回折型集光 レンズ15により、柱状ガラス61の中を誘過して半導 体演算回路チップ17上の受光素子19に集光されて入 射する。受光素子19は入射した入力信号光23を電気 信号に変換する。半導体演算回路チップ17は、受光素 子19により変換された電気信号を入力信号として演算 *10* を実行する。演算の結果は、電気信号として発光素子駆 動用電極18へ出力される。発光素子駆動用電極18に 出力する電気出力信号は、金バンプ64を介して半導体 発光ダイオード63に印加し、電気出力信号に応じて電 流が半導体発光ダイオード63に流れる。半導体発光ダ イオード63は演算の結果に応じて、電気出力信号を出 力信号光24に変換する。半導体発光ダイオード63か ら出力信号光24は、回折型光学素子付ガラス基板16 に備えた回折型コリメータレンズに14より空間的な広 がりを抑制されて出力する。遮光用樹脂62は、半導体 20 発光ダイオード63側面からの光が近傍の受光素子19 に入射しないように、半導体発光ダイオード63側面か らの光を遮光する。

[0004]

【本発明が解決しようとする課題】しかしながら、上記 の従来の構成では、半導体発光ダイオード63を発光素 子駆動用電極18にボンディングして発光素子アレイを 形成する際に、個々の半導体発光ダイオード63を発光 素子駆動用電極18に対し位置合わせしながらポンディ ングを行うので、位置ずれする半導体発光ダイオード6 3の数がアレイのピクセル数に従って増加する。このた め、半導体発光ダイオード63による発光素子アレイを 精度よく形成することが困難である。

【0005】また、柱状ガラス61を受光素子19に対 し位置合わせをしながら接合する際にも、位置ずれする 柱状ガラス61の数がアレイのピクセル数に従って増加 するため、柱状ガラス61のアレイを受光素子19上に 光路を精度よく形成することが困難である。

【0006】さらに、遮光用樹脂62による遮光では、 半導体発光ダイオード63と近傍の受光素子19との間 【従来の技術】半導体演算回路チップ上に発光素子をポ 40 隔が近接するに従い遮光の効果が低減するので、上記構 成の光情報処理装置においてピクセルの間隔を小さく し、光情報処理装置の密度を高めて小型化することが困 難である。

> 【0007】本発明は前記問題点に鑑みてなされたもの で、その目的は、半導体演算回路チップ上に発光素子ア レイおよび受光素子光路を精度よく容易に形成すること により、小型一体化した光情報処理装置を提供するもの である。

[0008]

*50* 

【課題を解決するための手段】この問題を解決するため

3

に本発明は、光情報処理装置を、半導体演算回路チップ 上に、シリコン基板の貫通穴に発光素子を埋め込んだ発 光素子アレイを備えた構成としたことを要旨とする。

【0009】また前記の構成に加え、回折型光学素子を 持つ基板とシリコン基板に受光素子用光路の貫通穴を備 えたことを要旨とする。

【0010】これにより、半導体演算回路チップ上に発 光素子アレイおよび受光素子用光路を精度よく容易に形 成し、ピクセル数が多くかつ小型一体化した光情報処理 装置を提供する。

#### [0011]

【発明の実施の形態】本発明の請求項1に記載の発明 は、半導体演算回路チップと、貫通穴を有する基板から 構成されるとともに前記貫通穴に発光素子を埋め込んで 成り、前記半導体演算回路上に一体化された発光素子ア レイとを備えた光情報処理装置であり、以下の作用を有 する。すなわち、半導体演算回路チップは演算を行う。 前記演算の結果は、発光素子アレイを構成する基板の貫 通穴に埋め込んだ発光素子に電気出力信号として印加さ れる。前記発光素子は、電気出力信号を出力信号光に変 換して出射する。

【0012】本発明の請求項2に記載の発明は、半導体 演算回路チップと、貫通穴を有する基板から構成される とともに前記貫通穴に発光素子を埋め込んで成り、前記 半導体演算回路上に一体化された発光素子アレイと、こ の発光素子アレイ上に一体化された回折型光学素子とを 備えた光情報処理装置であり、回折型光学素子は、入力 信号光を集光し、また発光素子からの出力信号光の空間 広がりを抑制する作用を有する。

【0013】本発明の請求項3に記載の発明は、半導体 演算回路チップ上に受光素子を形成した請求項1または 請求項2記載の光情報処理装置であり、受光素子は入力 信号光を電気信号に変換する作用を有する。

【0014】本発明の請求項4に記載の発明は、基板に 受光素子光路用の貫通穴を持つ請求項3記載の光情報処 理装置であり、受光素子光路用の貫通穴は、入力信号光 を通過させる作用を有する。

【0015】本発明の請求項5に記載の発明は、半導体 発光ダイオードを発光素子とする請求項1乃至4のいず ードは電気出力信号を光出力信号に変換する作用を有す る。

【0016】本発明の請求項6に記載の発明は、半導体 発光レーザを発光素子とする請求項1乃至4のいずれか に記載の光情報処理装置であり、半導体発光レーザは電 気出力信号を光出力信号に変換する作用を有する。

【0017】本発明の請求項7に記載の発明は、基板が シリコンである請求項1乃至6のいずれかに記載の光情 報処理装置であり、基板への回路の適用が容易にできる という作用を有する。

【0018】本発明の請求項8に記載の発明は、基板の 貫通穴の側面を含む表面に絶縁膜を形成した請求項7記 載の光情報処理装置であり、絶縁膜は電気出力信号が基 板に流れるのを防ぐ作用を有する。

【0019】本発明の請求項9に記載の発明は、基板が プラスチック、セラミック、ガラス、半導体、金属、又 はグラファイトである請求項1乃至6のいずれかに記載 の光情報処理装置であり、上記各材質を基板に用いても シリコン基板と同様に光情報処理装置が実施可能であ

10 る。またその場合には、絶縁膜に二酸化シリコン膜又は 窒化シリコン膜を蒸着装置、スパッタ装置又はプラズマ 化学気相成長装置により形成したものが実施できるとい う作用を有する。

【0020】本発明の請求項10に記載の発明は、基板 の貫通穴の側面を含む表面に絶縁膜を形成した請求項9 記載の光情報処理装置であり、絶縁膜は電気出力信号が 基板に流れるのを防ぐ作用を有する。

【0021】本発明の請求項11に記載の発明は、シリ コン熱酸化膜を絶縁膜とする請求項8記載の光情報処理 装置であり、シリコン熱酸化膜は電気出力信号が基板に 流れるのを防ぐ作用を有する。

【0022】本発明の請求項12に記載の発明は、二酸 化シリコン膜を絶縁膜とする請求項8又は10記載の光 情報処理装置であり、二酸化シリコン膜は電気出力信号 がシリコン基板に流れるのを防ぐ作用を有する。

【0023】本発明の請求項13に記載の発明は、窒化 シリコン膜を絶縁膜とする請求項8又は10記載の光情 報処理装置であり、窒化シリコン膜は電気出力信号がシ リコン基板に流れるのを防ぐ作用を有する。

【0024】(実施の形態)以下、本発明の実施の形態 について図1から図5を用いて説明する。図1は、本発 明の一実施の形態に係る光情報処理装置の斜視図、図2 は本実施の形態に係る光情報処理装置の一構成部品であ る素子固定エレメントの構成を表す図1中破線A-A'に 沿った断面図であり、図3は本実施の形態において上記 素子固定エレメントに加工を施した光情報処理装置の一 構成部品である発光素子アレイの構成を表す図1中破線 A-A'に沿った断面図である。また、図4は本実施の形 態に係る光情報処理装置の一構成部品である回折型光学 れかに記載の光情報処理装置であり、半導体発光ダイオ 40 素子付ガラス基板の構成を表す図1の破線A-A'に沿っ た断面図であり、図5は本実施の形態に係る光情報処理 装置の構成を表す図1の破線A-A'に沿った断面図であ る。

> 【0025】図1において、符号16は回折型光学素子 付ガラス基板であり、符号17は半導体演算回路チッ プ、符号22は半導体演算回路チップ17(最下部要 素)から回折型光学素子付ガラス基板16(最上部要 素)に至るまでの各構成要素を固定するための固定用樹 脂である。図2において、符号1はシリコン基板、2は 50 シリコン基板1に形成した発光素子用貫通穴、3はシリ

コン基板1に形成した受光素子光路用貫通穴、4は発光素子用貫通穴2および受光素子光路用貫通穴3の側面を含むシリコン基板1の表面に設けた絶縁膜である。符号5は、シリコン基板1に発光素子用貫通穴2および受光素子光路用貫通穴3を形成し、絶縁膜4を設けた素子固定エレメントである。図3において、符号6は素子固定エレメント5の発光素子用貫通穴2に挿入した発光素子、符号7は発光素子6を素子固定エレメント5に固定する接着剤である。符号8は発光素子6のアノード電極、符号9は発光素子6のカソード電極、符号10は発光素子6の光出射窓である。符号11は、素子固定エレメント5の発光素子用貫通穴2に発光素子6を挿入して接着剤7で固定した発光素子アレイエレメントである。

【0026】図4において、符号12は回折型光学素子 付ガラス基板16を構成するガラス基板、符号13はガ ラス基板12の下面に設けた電極、符号14はガラス基 板12に設けた回折型コリメータレンズ、符号15はガ ラス基板12に設けた回折型集光レンズである。図5に おいて、符号18は半導体演算回路チップ17上に設け た発光素子駆動用電極、符号19は半導体演算回路チッ プ17上に設けた受光素子、符号20は発光素子駆動用 電極18と発光素子6のアノード電極8とを接合する導 電性接合剤、符号21は発光素子6のカソード電極9と ガラス基板12の下面に設けた電極13とを接合する導 電性接合剤である。接着剤22は半導体演算回路チップ 17および発光素子アレイ11ならびに回折型光学素子 付ガラス基板16を一体化して固定する。符号23は、 受光素子19に入力する入力信号光であり、符号24は 発光素子6から出力する出力信号光である。

【0027】半導体演算回路チップ17は、シリコン集 30 積回路形成技術を用いて作製したもので、それぞれのピクセルごとに演算回路と発光素子駆動回路、発光素子駆動用電極18、受光素子19を備えている。

【0028】シリコン基板1には電気伝導度の低いノンドープのシリコン基板を用いる。発光素子用貫通穴2は、発光素子6が挿入できるように発光素子6の外形に合わせた大きさで、半導体演算回路チップ17上の発光素子駆動用電極18の位置に合わせて形成する。受光素子光路用貫通穴3の位置と断面積は、受光素子19の位置と面積に合わせて形成する。発光素子用貫通穴2および受光素子光路用貫通穴3は、フォトレジストまたは金属膜をパターニングしてマスクとし、フッ素元素を含む反応性ガスを使用したドライエッチングにより貫通穴を形成する。シリコン基板1の表面上の絶縁膜4は、水蒸気雰囲気中でシリコン基板1を加熱してシリコン熱酸化膜を作製することにより形成する。

【0029】発光素子6として、発光した光がシリコン 基板1を透過しない発光波長900m以下の半導体発光 ダイオードまたは半導体レーザダイオードを用いる。

【0030】発光素子アレイ11は、発光素子6を素子 50 シリコン基板1により遮光され、近傍の受光素子19に

固定エレメント5に備えた発光素子用貫通穴2に挿入して接着剤7により発光素子用貫通穴2内に保持することにより、発光素子6のアレイを形成する。接着剤7には、発光素子6に影響を与えないように絶縁性の接着剤を用いる。

【0031】ガラス基板12の下面の電極13は、発光素子6の光出射窓10および受光素子19の大きさと位置に合わせてパターニングを行い、入力信号光23および出力信号光24を透過できるようにする。

【0032】回折型コリメータレンズ14は発光素子6の光出射窓10の位置に合わせて、また回折型集光レンズ15は受光素子19の位置に合わせて、それぞれガラス基板12の上面に形成する。

【0033】導電性接合剤20および21は金バンプを 用いるが、銀ペーストなどの導電性接着剤を用いてもよ い。接着剤22は、半導体演算回路チップ17および発 光素子アレイ11ならびに回折型光学素子付ガラス基板 16のそれぞれの側面を接着して一体化するもので、半 導体演算回路チップ17上の電気回路および発光素子ア レイ11に埋め込まれている発光素子6に影響を与えな いように絶縁性の接着剤を用いる。

【0034】次に本実施形態の動作について、図2から図5の断面図により説明する。入力信号光23は、回折型光学素子付ガラス基板16に備えた回折型集光レンズ15により集光作用を受け、発光素子アレイ11を構成する素子固定エレメント5に備えた受光素子光路用貫通穴3を通って、半導体演算チップ17上の受光素子19に入射する。受光素子19は入射した入力信号光23を電気信号に変換する。

30 【0035】半導体演算回路チップ17は、受光素子19により変換された電気信号を入力信号として演算を実行する。演算の結果は、電気出力信号として発光素子駆動用電極18に出力する電気出力信号は、導電性接合剤20を介して発光素子6のアノード電極8に印加し、電気出力信号に応じて電流が発光素子6を流れる。発光素子6を流れ出た電流は、発光素子6のカソード電極9を経て導電性接合剤21を介して回折型光学素子付ガラス基板16に備えた電極13へと流れる。素子固定エレメント5を構成するシリコン基板1の表面に備えた絶縁膜4は、発光素子6を流れる電流がシリコン基板1を流れることを防ぐことにより、発光素子6の動作が不安定になることを防止する。

【0036】発光素子6は演算の結果に応じて、電気出力信号を出力信号光24に変換する。発光素子6の光出射窓10から出射する出力信号光24は、回折型光学素子付ガラス基板16に備えた回折型コリメータレンズに14より空間的な広がりを抑制されて出力する。発光素子6が発光した際に発光素子6の側面から出射した光はシリコン基板1により渡光され、近傍の受光素子19に

7

入射することを防止される。

. .

【0037】以上により、本実施の形態では、半導体演 算回路チップ上に、シリコン基板の貫通穴へ発光素子を **埋め込んだ発光素子アレイを一体化した構成により発光** 素子アレイおよび受光素子光路を精度よく容易に形成で きるので、従来ものと比較し、ピクセル数16倍以上 で、またピクセル密度2倍以上で高密度のピクセル数の 多い小型一体化した光情報処理装置を実現している。

【0038】なお、以上の説明では複数アレイの中の1 ピクセルの動作を説明したが、他のピクセルにおいても 10 1 シリコン基板 同様の動作をする。

【0039】また、以上の説明ではシリコン基板表面の 絶縁膜にシリコン熱酸化膜を用いた構成について説明し たが、絶縁膜に二酸化シリコン膜または窒化シリコン膜 を蒸着装置またはスパッタ装置あるいはプラズマ化学気 相成長装置により形成したものを用いても同様に実施可 能である。

【0040】また、以上の説明では、基板としてシリコ ンを用いた構成について説明したが、基板として、プラ スチック、セラミック、ガラス、半導体、金属、又はグ 20 ラファイトを用いても同様に実施可能である。その場合 には、絶縁膜に二酸化シリコン膜又は窒化シリコン膜を 蒸着装置、スパッタ装置又はプラズマ化学気相成長装置 により形成したものが実施可能である。

【0041】また、以上の説明では発光素子の光出射窓 側の面にカソード電極を備え、光出射窓の対向面にアノ ード電極を備えた発光素子を用いたが、光出射窓側の面 にアノード電極を備え、光出射窓の対向面にカソード電 極を備えた発光素子を用いても同様に実施可能である。

【発明の効果】以上のように本発明は、シリコン基板の 貫通穴へ発光素子を埋め込んだ発光素子アレイにより、 高密度でピクセル数の多い小型一体化した光情報処理装 置を実現できるものである。

#### 【図面の簡単な説明】

[0042]

【図1】本発明の実施の形態における光情報処理装置の 斜視図

【図2】本発明の実施の形態における光情報処理装置デ

パイスを構成する素子固定エレメントの断面図

【図3】本発明の実施の形態における光情報処理装置を 構成する発光素子アレイの断面図


【図4】本発明の実施の形態における光情報処理装置を 構成する回折型光学素子付ガラス基板の断面図

【図5】本発明の実施の形態における光情報処理装置の 断面図


【図6】従来の光情報処理デバイスの断面図 【符号の説明】


- - 2 発光素子用貫通穴
  - 受光素子光路用貫通穴
  - 4 絶縁膜
  - 5 素子固定エレメント
  - 6 発光素子
  - 7 接着剤
  - アノード電極
  - 9 カソード電極
  - 10光出射窓
- 11発光素子アレイ
  - 12ガラス基板
  - 13電極
  - 14回折型コリメータレンズ
  - 15回折型集光レンズ
  - 16回折型光学素子付ガラス基板
  - 17半導体演算回路チップ
  - 18発光素子駆動用電極
  - 19受光素子
  - 20導電性接合剤
- 2 1 導電性接合剤
  - 22固定用樹脂
  - 23入力信号光
  - 2 4 出力信号光
  - 6 1 柱状ガラス
  - 61遮光用樹脂
  - 63半導体発光ダイオード
  - 64金パンプ

【図1】



【図2】





フロントページの続き

F 夕 一 ム (参考) 5F041 DA13 DA20 DA77 DA83 DB08 EE11 FF14 5F073 AB02 AB15 AB21 AB25 AB27 BA02 FA15 FA23 FA30